DIALOG(R)File 352:Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.

003913475

WPI Acc No: 1984-059019/198410

MOS transistor logic circuit - has capacitors composed of MOS elements

NoAbstract Dwg 1, 2, 3/14

Patent Assignee: TOKYO SHIBAURA DENKI KK (TOKE) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 59016424 A 19840127 JP 82125334 A 19820719 198410 B

Priority Applications (No Type Date): JP 82125334 A 19820719

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 59016424 A 14

Title Terms: MOS; TRANSISTOR; LOGIC; CIRCUIT; CAPACITOR; COMPOSE; MOS;

ELEMENT; NOABSTRACT Derwent Class: U13; U21

International Patent Class (Additional): H03K-019/09

File Segment: EPI

DIALOG(R) File 347: JAPIO
(c) 2004 JPO & JAPIO. All rts. reserv.

01304824 **Image available**
SEMICONDUCTOR CIRCUIT

PUB. NO.: 59-016424 [JP 59016424 A] PUBLISHED: January 27, 1984 (19840127)

INVENTOR(s): KONISHI SATOSHI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 57-125334 [JP 82125334] FILED: July 19, 1982 (19820719)

INTL CLASS: [3] H03K-019/094

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 243, Vol. 08, No. 99, Pg. 72, May 10,

1984 (19840510)

ABSTRACT

PURPOSE: To attain the rapid boosting of a boostrap node, by boosting a gate voltage of a transistor(TR) transmitting an input signal to the bootstrap node attended with the leading of the input signal.

CONSTITUTION: A voltage of VDD-VTE is applied normally to a gate of a TRQEB with a TRQEU. The TRQEB is inverted and coupled with an input V(sub in) through a gate capacitance of the TRQEB or a capacitor CB', and the leading voltage of the input V(sub in) is formed so as to boost a gate voltage V(sub b) of the TRQEB with the capacitor coupling. The voltage V(sub b) is boosted higher than a power supply voltage VDD at the same time with the leading of the input V(sub in), and a bootstrap node voltage V(sub s) is boosted rapidly with the input V(sub in).

?

(9 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—16424

①Int. Cl.³H 03 K 19/094

識別記号

庁内整理番号 6832-5 J 砂公開 昭和59年(1984)1月27日

発明の数 2 審査請求 未請求

(全 9 頁)

分半導体回路

②特 願 昭57-125334

②出 願 昭57(1982)7月19日

⑦発 明 者 小西穎

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社トランジス タ工場内

⑪出 願 人 東京芝浦電気株式会社 川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江武彦

外2名

明 細

1. 発明の名称

半導体回路

2. 特許請求の範囲

(1) チャネル導電路の一方の電極が第1の電 原に接続された第1の MOS トランジスタのチャ ネル導電路の他方の電極と、チャネル導電路の 一方の電極が餌2の電源に接続された第2の MOS トランジスタのチャネル導電路の他方の電 極とは第1のノードで共通接続され、前配第2 の MOS トランジスタのゲートは、ティネル導電 路の一方の電極が第2の電源に接続された第3 の MOS トランジスタのゲートに共通接続され、 このゲートは第1のコンデンサを介して第3の MOS トランジスタのチャネル海電路の他方の電 極と第2のノードで接続され、との第2のノー ドはチャネル導電路の一方の電極が無1の電源 化被続された第4の MOS トランジスタのチャネ ル導電路の他方の電極に接続され、第5,第6 の MOS トランジスタで形成されかつ第5の MOS トランジスタのゲートに入力信号が印加されるインパータの出力となる第3のノードは第1。第4の MOS トランジスタのゲートに接続され、前記インパータの入力は第7の MOS トランジスタのゲートに接続され、第7の MOS トランジスタのゲートは第8の MOS トランジスタのゲートは第8の MOS トランジスタのゲートは第8の MOS トランジスタのゲートは第8の MOS トランジスタのゲートは第8の MOS トランジスタのチャネル導電路の一方の電極に接続された。 まるの MOS トランジスタのチャネル導電路の おの MOS トランジスタのチャネル導電路の まるの MOS トランジスタのチャネル導電路の おの MOS トランジスタのチャネル導電路の おの MOS トランジスタのチャネル導電路の おの 電極とゲートは第2の電源に接続されたことを特数とする半導体国路。

- (2) 前記第7の MOS トランジスタのチャネル 導電路の前記入力信号側の電極とケート間には 第2のコンデンサが記載されていることを特徴 とする特許請求の範囲第1項に記載の半導体回
- (3) 前記第1.第2のコンデンサは MOS キャパシタにより構成されていることを特徴とする特許求の範囲第2項に記載の半導体回路。
- (4) 前記第2,第3の MOS トランソスタのゲ

ートが共通接続されたノードは第9の MOS トランジスタを介して第1の電源に接続され、第9. の MOS トランジスタのゲートは第3のノードに接続されていることを特数とする特許請求の範囲第1項に記載の半導体回路。

- (5) 前記第2 第3 の MOS トランソスタのゲートが共通接続されたノードは第9 の MOS トランジスタのチャネル導電路を介して第1 の電源 に接続され、第9の MOS トランジスタのゲート は前記入力信号とは別の入力信号源に接続されていることを特徴とする特許請求の範囲第1項に記載の半導体回路。
 - (6) 前記第2.第3のMOSトランジスタのし きい世電圧の絶対値は前記第1.第4.第5. 第7.第8のMOSトランジスタのしきい値電圧 以下であることを特徴とする特許請求の範囲第 1.項に記載の半導体回路。
 - (7) 前記第6のMOSトランジスタのしきい値 電圧は、前記第2の電源電圧が第1の電源電圧 より高い時には第1,第4,第5,第7,第8

MO8 トランツスタのチャネル導電路の他方の電 福と第2のノードで接続され、この第2のノー ドはチャネル導電路の一方の電極が第1の電源 化接続された第4の MOS トランジスタのチャネ ル導電路の他方の電極に接続され、第5,第6 の MOS トランリスタで形成されかつ餌 5 の MOS トランジスタのゲートに入力値号が印加される インパータの出力となる第3のノードは第1. 無4の MOS トランジスタのゲートに接続され、 前記インパータの入力は餌での MOS トランツス タのチャオル導電路を介して朝 2 . 第 3 の MOS トランジスタのゲートに接続され、前記舞7の MOS トランジスタのゲートは、ゲートが飢2の 電源に接続された第10の MOS トランジスタの チャネル導電路を介して第3のノードに接続さ れたことを特徴とする半導体回路。

(n) 前記第7の MOS トランジスタのチャネル 導電路の前記入力信号側の電板とゲート間には 第2のコンデンサが配置されていることを特徴 とする特許請求の範囲第9項に記載の半導体回 の MOS トランソスタのしきい値電圧以下であり、 第2の電源電圧が第1の電源電圧より低い時に は第1、第4、第5、第7、第8の MOS トラン ソスタのしきい値電圧以上であることを特徴と する特許請求の範囲第1項に記載の半導体回路。

- (8) 前記第9のMOSトランジスタのしきい値 電圧は第1,第4.第5.第7.第8のMOSト ランジスタのしきい値電圧と略等しいことを特 数とする特許請求の範囲第1項に記載の半導体 回路-
- (9) チャネル導電路の一方の電極が第1の電源に接続された第1の MOSトランジスタのチャネル導電路の他方の電極と、チャネル導電路の一方の電極が第2の電源に接続された第2の MOSトランジスタのチャネル等電路の他方の電極が第2の MOSトランジスタのケートは、チャネル導電路の一方の電極が第2の電源に接続された第3の MOSトランジスタのケートに共通接続され、このケートは第1のコンデンサを介して第3の

路。

- (11) 前配第1,第2のコンデンサは MOS キャパシタにより構成されていることを特徴とする 特許請求の範囲第10項に記載の半導体回路。
- (12) 前配第2,第3の MOS トランジスタのゲートが共通接続されたノードは第9の MOS トランジスタを介して第1の電源に接続され、第9の MOS トランジスタのゲートは第3のノードに接続されていることを特徴とする特許請求の範囲第9項に配載の半導体回路。
- (13) 前記第2,第3の MOS トランジスタのゲートが共通接続されたノードは第9の MOS トランジスタのチャネル導電路を介して第1の電源に接続され、第9の MOS トランジスタのゲートは前記入力信号とは別の入力信号源に接続されていることを特徴とする特許請求の範囲第9項に記載の半導体回路。
- (14) 前記第2.第3の MO8トランジスタのし きい値電圧の絶対値は前記第1.第4.第5. 第7.第10の MO8トランジスタのしきい値電

圧以下であるととを特徴とする特許説求の範囲 第9項に記載の半導体回路。

(15) 前記第6の MOSトランソスタのしきい 飯 電圧は、前記第2の電源電圧が第1の電視電圧 より高い時には第1,第4,第5,第7,第10 の MOSトランジスタのしきい値電圧以下であり、 第2の電源電圧が第1の電源電圧より低い時に は第1,第4,第5,第7,第10の MOSトラ ンジスタのしきい値電圧以上であることを特徴 とする特許請求の範囲第9項に記載の半導体回 路。

(16) 前記第9の MOS トランジスタのしきい値 電圧は第1、第4、第5、第7、第10の MOS トランジスタのしきい値延圧と略等しいことを 特徴とする特許請求の範囲第9項に記載の半導 体間路。

3.発明の詳細な説明

〔発明の技術分野〕

本発明はナートストラップ回路を用いたスタ ティック出力回路に適する半導体回路に関する。

る出力コンダクタンスを上げるために、そのゲートには電源電圧 V_{DD} より高い電圧を印加して、 負荷 MOS トランジスタ Q_{Id} が 3 極管動作をする よがにしてある。即ちコンデンサC_B とトランジスタ Q_{Id} とにより、プートストラップ電位を発 生し、それを出力側の負荷 MOS トランジスタ Q_{Id} のゲートに印加する回路形式である。

第1図の回路動作は第4図に示してある。即ち入力 Vin が電源(接地) Vss から Voo レベルへ立ち上がると、それによってデプレッシン 型(D型)トランジスタQBとによるインペータの出力は、 新4図 (a)の電圧 Vsのように トランジスタ Qss を介した アートストラップ Han が供給され、 それにより アートストラップ Man が 出 と トランジスタ Qss を かっし、 アンジスタ Qss により Vdの ノードは 丹圧 さん に ナランジスタ Qss を 介して アートストラップ Han ンデンサ Cs を 介して アートストラップノードを 昇圧し、 モワートストラップノードを 昇圧し、 モワートストラップノードを 昇圧し、

[発明の技術的智景及びその問題点]

レシオ型の MOS トランジスタ回路においては、 ェンハンスメント型、しきい 値間圧が零 V 付近 のイントリンシック型或いは通常オン状態のデ ィプレッション型 MOS トランジスタを負荷トラ ンジスチとし、とれぞエンハンスメント型 MOS トランソスタで駆動する回路形式をとっている。 とのものは駆動回路が導通状態の場合は、一方 電源から負荷トランツスタと駆動トランツスタ を介して他方電源に至る直流電流経路が生じ、 これがレシオ型 MOS トランジスタ回路の消費電 旋の大きな部分を占めている。そとで出力阻略 或いは大きな負荷容量を駆動する回路に用いら れる大きなコンダクタンスをもつ MOS トランジ スタ部分では、消費鑑施を大きくしないために レシオレス型の回路型式としている。そのため K負荷 MOS トランジスタにはデプレッション型 を避け、イントリンシック型トランジスタが一 **般に用いられている。との回路形式では、無1** 図に示すように負荷 MOS トランジスタ Qid によ

Vcにより出力回路の食荷 MOS トランジスタ Qid が駆動され、 新 4 図(c) のように出力 Veptにハイレベルが出力される。 一方、 出力の立ち下がり 動作は、 入力 Vin が立ち下がり Ves 単位になると、トランジスタ Qze を介してプートストラップノードVcは Ves 単位となり、 出力の食荷トランジスタ Qid は適断状態となり、 更にトランジスタQD・Qzによるインペータの出力 Vaは立ち上がり、 出力の駆動トランジスタ Qad は 導道状態となって、 出力 Veut は Ves 単位へ立ち下がる。

さて第1図のプートストラップ出力回路において、立ち上がり時間を挟める役点は、入力Vinによりアートストラップノード電圧Vcを光電する速度である。即ち入力VinによりトランシスタQisが海遊し、VdとともにVcはアートストラップ動作により昇圧されて行く。このVcの昇圧期間中にもVcが"VDDーVrz"(VrzはE W MOSトランジスタQzzのしきい値電圧)になるまでは、トランジスタQzz は海通しており、

そのため入力 Vin はトランジスタ Qss を介して .Vcを昇圧する。とのVcの最終的な昇圧電位は、 V_d の昇圧による($V_{DD}-V_{BE}$) C_B/C_T (C_T はプ ートストラップノードの全電気容量)と、入力 VinによるVcの最初の昇圧電位と、Vcの昇圧中 の " V_{DD} - V_{TM} " にいたるまでの昇圧**電**位分と の和である。上記一連の動作から分るように、 トランジスタQigによりVdが昇圧されるより急 速化 Vin によってVcを昇圧してやれば、Vcの検 終的な昇圧覚位は高くなり、それによって出力 負荷 MOS トランシスタ Q_{Id} のゲート電圧が高く なり、高速の立ち上がり動作をさせることがで きる。この観点から見ると、従来国路において は入力 Vin により急速にVcを昇圧しようとして も、トランジスタ Qgg のゲート電圧が Vpp であ るので、 Vin が立ち上がり Voo 単位となっても、 Vcにはその単位よりトランジスタ Qza のしをい 値能圧Ves分だけ降下した電位にしか昇圧され ない。しかもトランジスタ Qzz のゲート電圧が Vpm 電位のままであるととは、 Vin の立ち上が りに対してトランジスタ Q_{EB} のコンダクタンス は次部に低下してゆくことを意味し、これはナートストラップ動作を高めるためには急速にV_c を V_{in} に昇圧することが必要であるということ に反してむり、その結果高速の立ち上がり出力 を得るのは難しくなっていた。

〔発明の目的〕

本発明は上記実情に鑑みてなされたもので、入力信号による急速なプートストラップノードの昇圧を可能とし、これにより高速の立ち上がり出力が得られる半導体回路を提供しようとするものである。

[発明の概要]

本発明は上記目的を達成するため、入力信号の立ち上がりにともなって該入力信号をプートストラップノードに伝送するトランジスタのゲート電圧を昇圧するようにして上記トランジスタを3 極管動作させることにより、従来例のようなトランジスタ Qas のしきい 値電圧降下を生じず、かつ上記トランジスタのコンダクダンス

を上げることにより、急速なプードストラップ ノードの昇圧を可能とするものである。

[発明の実施例]

以下図面を参照して本発明の一実施例を説明 する。第2図は同実施例を示すものであるが、 これは第1図のものと対応させた場合の例であ るから、対応個所には同一符号を用いる。即ち ソースが電源 Vas (接地)に接続されたE型ト ランジスタ Q_{Ed} のドレインと、ドレインが電源 V_{pp} K接続されたイントリンシック型(I型) トランジスタ Qid のドレインはVoutの出力端で 共通秘統され、トランジスタ Q_{id} のゲートは、 ドレインが電源 Voo に接続された【型トランジ スタQigのゲートに共通接続され、酸ゲートは コンテンサCaを介してトランリスタ Qig のソー ス化袋視される。放トランジスタ Qig のソース はE型トランジスタ Qsg のドレインとソースを 介して接地され、腋トランジスタ Qzg のゲート はトランジスタ Qad のゲートと共通接続される。 D 型トランジスタQoと E 型トランジスタQaで形

成されるインパータの出力増はトランジスタ Q_Bg , Q_Bd のゲートに接続され、上記インパー タの入力端つまりトランジスタQgのゲートは入 力信号 Vin の入力端に接続され、放入力端は E 型トランツスタ Que のドレイン、ソースを介し てトランジスタ Qig のゲートつまりプートスト ラップノードに接続される。トランジスタ Qzs のかートはE型トランジスタ Qeu のソースに接 続され、鉄トランジスタ Qse のゲートとドレイ ンは電源 V_{DD} に接続される。トランジスタ Q_{ES} のゲートとドレイン間にはコンテンサCiが配置 されるが、とのコンテンサCigは入力信号 Vin の 立ち上がり時化トランジスタ Qaa のゲート電圧 を昇圧するためのもので、トランジスタ Qgm の ゲートノードの浮遊容量が Qua のゲート容量に 比べて小さければ、上記コンテンサCiはあえて 必要とせず、Qssのゲート容量でゲート電圧を 充分に昇圧することができる。

第2図の回路にもっては、トランジスタ Qzz のゲートにはトランジスタ Qzu により" Vpo

特際昭59- 16424 (5)

- V_{**} " の電圧が常時印加され、従ってトラン ジスタ Qag は反転状態にあり、かつ入力 Vfn と はコンテンサCi或いはトランジスチ Qua のゲー ト容量により結合され、それによって入力Vin の立ち上がり電圧は、コンデンサ結合によりト ランジスタ Qzm のゲート電圧Vbを昇圧するよう 化構成されている。との回路構成により、第5 図に示すように入力Vinが立ち上がると、同時 に延圧Vbは電源電圧 Van より高く昇圧されてそ のためプートストラップノード亀圧Vcは入力 Vin により従来例に比して急速に昇圧される。 とのナートストラップノードの入力Vinによる 初期 昇圧電位には、トランジスタQxxが3極間動作する ため従来国路に見られたトランジスタQzzのしき い値電圧降下もなければ、入力Vinの立ち上が りにともなってソース、ゲート間の電位差が小 さくなることによるトランジスタQ== のコンダク メンスの低下も少なく、従って入力 Vin による Vcの昇圧は速くなり、出力Voutの立ち上がりも 速くなる。一方、入力 Vin の立ち下がり時は、

トランツスタ Q_{EB} を介して V_C は V_{BB} 電位となってトランツスタ Q_{Id} は遮断状態となり、更にトランツスタ Q_{D} , Q_{E} によるインパータ出力似圧 V_{B} は立ち上がって、トランツスタ Q_{Ed} を導通として出力 V_{Out} を立ち下がらせるものである。

類 3 図は本発明の他の実施例の回路図である。 この回路の構成の特徴は、トラングスタ $Q_{x,s}$ の ゲートとトラングスタ Q_{D} , Q_{x} によるインパー タの出力増との間に E 型トランジスタ Q_{xc} を介 挿し、そのゲートには電源 V_{DD} を印加したもの である。

ところで第 2 図の回路では、入力 V_{1n} の立ち上がりによりトランジスタ Q_{BB} のゲート電圧 V_{D} はかなり昇圧され、最終的にはトランジスタ Q_{BB} のしきい値似圧分だけ似い似圧即ち * V_{DD} * * とトランジスタ Q_{BB} のゲート容量を介した入力 V_{1n} による昇圧電位の和にまでなりこの似位は * V_{DD} * * より高く Q_{BB} は常時場の状態にあり、従ってプートストラップノード電位 V_{C} には、トランジスタ Q_{BB} を介して入力

Vin Kいたる電流経路が生じそのためVcが下がり気味になる弱点もあった。そこで第3図では、入力 Vin の立ち上がりによりプートストラップ のかート電圧Vbを を見した後はトランシスタ Qza のゲート電圧Vbを を対したない。アラップ 動作の開始とともに始まるVcの昇圧にプートストラップを B としてものの効果を 高めてトラップ 動作の効果を高めてトラップ 動作の効果を高めてトラップ 動作の効果を高めてトラップ 動作の効果を高めてトラップ あんしたものである。

類 3 図にかいて立ち上がり動作は、入力 Vinが立ち上がってもトランジスタ Qp 。 Qg によるインパータ出力はしばらくは高い 単圧レベルにあり、従って Vbにはトランジスタ Qg c による電源 単圧のしきい値電圧降下値位 "Vup ー Vvx"が D 型トランジスタ Qpを介して印加されてかり、さらにトランジスタ Qg は反転状態を保っている。 そのためトランジスタ Qg のゲートとドレイン間

を接続したコンデンサCaとにより、入力 Vin の 立ち上がり信号はトランジスタ Qaa のゲート電 EVbを高め、入力 Vin の立ち上がりにより急速 にナートストラップノードVcを昇圧する。そし プトランジスタ Qig が淋通状態とたり、ナート ストラップ動作が開始される時分になると、ト ランツスタQp . Qz のインパータ出力は立ち下 がり、それによってVb電位も立ち下がり、トラ ンソスタ Que のドレイン電位である Vin が観察 Von であるためVb 恒位が " Vou + VTH "以下と なるとトランシスタ Qza は遮断状態となり、プ ートストラップノードからトランジスタ Qza を 介して入力Viaに至る電流経路はなくなり、プ ートストラップノード電位Vcは充分昇圧され、 以ってプートストラップ動作を高めてトランジ スタQidによる出力Voutを高速化したものであ る。餌6図はこの動作を示す電圧被形図である。 なお、コンテンサCid、餌2図に示した発明例 と同様にトランツスタ Qzz のゲートノードの浮 遊容量がQggのゲート容量に比べて小さければ

· 特別昭59- 16424 (6)

Citaえて必要ではなく、トランジスタ Qzz の ゲートで代用することができる。

以上の実施例では負荷トランツスタとしては、D型トランツスタと「型トランツスタの 2 種を用いたが、これを単一化して全ての負荷トランツスタを「型とすることもできる。第7回,第8回は、第2回,第3回の回路の負荷トランツスタを全て「型としたものである。更に駆動トランジスタも負荷トランツスタも全て E型とすることもでき、第9回,第10回はその例を示している。

ンツスタ Q_{id} 、 Q_{ed} を介して無駄な電流が流れると共に出力 V_{out} の立ち下がり速度が遅くなる。そこで第11図。第12図は第2図。第3図のプートストラップ電圧 V_c を、入力 V_{in} が立ち下がり V_a が立ち上がるとただちに V_c が放電されて V_{es} 電位へ立ち下がるように、トランジスタ Q_{ad} , Q_{ag} , Q_{ee} , Q_{ee} , Q_{ec} と同じE 型トランジスタ Q_{el} を設けた回路である。勿に先だって行なわれた方がよく、そのためにトランジスタ Q_{el} のゲートを他の外部信号 V_{in} によって制御してもよい。第13図,第14図はその例を示している。

前記実施例の効果を調べるために第1図ないし第3図の回路を構成し、入力信号の立ち上がりに対する出力の立ち上がりの遅延時間を調べた。即ち入力 Vin が電源 Vpp の9090年の電位になった時点から出力 Voutが同じく Vpp の90年の電位になるまでの時間を調べたところ、第2回、第3図の場合はトランジスタ Qgu 、Qgc の

大きさには余り影響されず、第 1 図にくらべて 連延時間は $1/_{14} \sim 1/_3$ と短くなった。

なお本発明は上記実施例のみに限られず種々の応用が可能である。例えば本発明はNティネル型トランジスタ回路のみでなくPティネル回路にも適用できる。また本発明回路を集積回路化する場合にはコンデンサ Ca, C'a は MOS キャパシタにより構成してもよい。

(発明の効果)

以上説明した如く本発明によれば、 ブートストラップ動作を行なりノードを高速に昇圧するようにしたため、 高速の立ち上がり出力回路が得られる半導体回路が提供できるものである。


4.図面の簡単な説明

第1図は従来の半導体回路図、第2図・第3 図は本発明の実施例の回路図、第4図ないし第 6図は第1図ないし第3図の回路動作を示す電 圧波形図、第7図ないし第14図は本発明の他 の実施例の回路図である。


 $\mathbf{Q_{Id}} \cdot \mathbf{Q_{Ed}} \cdot \mathbf{Q_{IS}} \cdot \mathbf{Q_{ES}} \cdot \mathbf{Q_{D}} \cdot \mathbf{Q_{E}} \cdot \mathbf{Q_{ES}} \cdot \mathbf{Q_{EU}} \cdot \cdots$


MOSトランジスタ、 Ca , Ca …コンテンサ。


出职人代理人 弁理士 鈴 红 武 彦





()























- (19) Japanese Patent Office (JP)
- (12) Publication of Laid-Open Patent Application (A)
- (11) Publication Number of Patent Application: 59-16424
- (43) Date of Publication Application: January 27, 1984
- (51) Int. Cl.³: H 03 K 19/094

Identification Mark

JPO File Number: 6832-5J

Number of Inventions: 2

Request for Examination: Not requested

Total 9 pages

- (54) Semiconductor Circuit
- (21) Application Number:

Japanese Patent Application No. 57-125334

- (22) Date of Filing: July 19, 1982
- (72) Inventor: Satoshi KONISHI

c/o TOSHIBA CORPORATION Transistor Factory

- 1, Komukai, Toshiba-cho, Saiwai-ku, Kawasaki-shi
- (71) Applicant: TOSHIBA CORPORATION
 - 72, Horikawa-cho, Saiwai-ku, Kawasaki-shi
- (74) Representative: Patent Attorney Takehiko Suzue and two others

Specification

1. Title of the Invention

Semiconductor Circuit

- 2. Scope of Claims
- (1) A semiconductor circuit comprising:

an another electrode of a channel conductive line of a first MOS transistor whose one electrode of the channel conductive line is connected to a first power supply and an another electrode of a channel conductive line of a second MOS transistor whose one electrode of the channel conductive line is connected to a second power supply, common-connected with a first node;

a gate of the second MOS transistor common-connected to a gate of a third MOS transistor whose one electrode is connected to the second power supply;

this gate connected to an another electrode of the channel conductive line of the third MOS transistor with a second node, through a first condenser;

this second node connected to an another electrode of a channel conductive line

of a fourth MOS transistor whose one electrode of the channel conductive line is connected to the first power supply;

a third node that is to be an output of an inverter, connected to gates of the first and the fourth MOS transistors, where the inverter comprises fifth and sixth MOS transistors, and whose input signal is applied to a gate of the fifth MOS transistor,;

an input of the inverter connected to gates of the second and the third MOS transistors thorough a channel conductive line of a seventh MOS transistor;

a gate of the seventh MOS transistor connected to one electrode of a channel conductive line of an eighth MOS transistor; and

an another electrode of the channel conductive line and a gate of the eighth MOS transistor are connected to the second power supply.

- (2) A semiconductor circuit according to claim 1, wherein a second condenser is provided between the electrode on the side of the input signal of the channel conductive line of the seventh MOS transistor and the gate.
- (3) A semiconductor circuit according to claim 2, wherein the first and the second condensers are structured by MOS capacitors.
- (4) A semiconductor circuit according to claim 1, wherein the node with which the gates of the second and the third MOS transistors are common-connected is connected to the first power supply through a ninth MOS transistor, and a gate of the ninth MOS transistor is connected to the third node.
- (5) A semiconductor circuit according to claim 1, wherein the node with which the gates of the second and the third MOS transistors are common-connected is connected to the first power supply through a channel conductive line of the ninth MOS transistor, and a gate of the ninth MOS transistor is connected to an other input signal source than the above-mentioned input signal.
- (6) A semiconductor circuit according to claim 1, wherein an absolute value of a threshold voltage of the second and the third MOS transistors is equal to or less than a threshold voltage of the first, the fourth, the fifth, the seventh and the eighth MOS transistors.
- (7) A semiconductor circuit according to claim 1, wherein a threshold voltage of the sixth MOS transistor is equal to or less than a threshold voltage of the first, the fourth, the fifth, the seventh and the eighth MOS transistors when the second power supply voltage is higher than the first power supply voltage, and the threshold voltage of the sixth MOS transistor is equal to or more than the threshold voltage of the first, the fourth, the fifth, the seventh and the eighth MOS transistors when the second power supply voltage is lower than the first power supply voltage.

- (8) A semiconductor circuit according to claim 1, wherein a threshold voltage of the ninth MOS transistor is approximately equal to a threshold voltage of the first, the fourth, the fifth, the seventh and the eighth MOS transistors.
- (9) A semiconductor circuit comprising:

an another electrode of a channel conductive line of a first MOS transistor whose one electrode of the channel conductive line is connected to a first power supply and an another electrode of a channel conductive line of a second MOS transistor whose one electrode of the channel conductive line is connected to a second power supply, common-connected with a first node;

a gate of the second MOS transistor common-connected to a gate of a third MOS transistor whose one electrode is connected to the second power supply;

this gate connected to an another electrode of the channel conductive line of the third MOS transistor with a second node, through a first condenser;

this second node connected to an another electrode of a channel conductive line of a fourth MOS transistor whose one electrode of the channel conductive line is connected to the first power supply;

a third node that is formed of fifth and sixth transistors and to be an output of an inverter where an input signal is applied to a gate of the fifth MOS transistor, connected to gates of the first and the fourth MOS transistors;

an input of the inverter connected to gates of the second and the third MOS transistors thorough a channel conductive line of seventh MOS transistor;

- a gate of the seventh MOS transistor connected to the third node through a channel conductive line of a tenth MOS transistor whose gate is connected the second power supply.
- (10) A semiconductor circuit according to claim 9, wherein a second condenser is provided between the electrode on the side of the input signal of the channel conductive line of the seventh MOS transistor and the gate.
- (11) A semiconductor circuit according to claim 10, wherein the first and the second condensers are structured by MOS capacitors.
- (12) A semiconductor circuit according to claim 9, wherein the node with which the gates of the second and the third MOS transistors are common-connected is connected to the first power supply through a ninth MOS transistor, and a gate of the ninth MOS transistor is connected to the third node.
- (13) A semiconductor circuit according to claim 9, wherein the node with which the gates of the second and the third MOS transistors are common-connected is connected to the first power supply through a channel conductive line of the ninth MOS transistor,

and a gate of the ninth MOS transistor is connected to an other input signal source than the above-mentioned input signal.

- (14) A semiconductor circuit according to claim 9, wherein an absolute value of a threshold voltage of the second and the third MOS transistors is equal to or less than a threshold voltage of the first, the fourth, the fifth, the seventh and the tenth MOS transistors.
- (15) A semiconductor circuit according to claim 9, wherein a threshold voltage of the sixth MOS transistor is equal to or less than a threshold voltage of the first, the fourth, the fifth, the seventh and the tenth MOS transistors when the second power supply voltage is higher than the first power supply voltage, and the threshold voltage of the sixth MOS transistor is equal to or more than the threshold voltage of the first, the fourth, the fifth, the seventh and the tenth MOS transistors when the second power supply voltage is lower than the first power supply voltage.
- (16) A semiconductor circuit according to claim 9, wherein a threshold voltage of the ninth MOS transistor is approximately equal to a threshold voltage of the first, the fourth, the fifth, the seventh and the tenth MOS transistors.
- 3. Detailed Description of the Invention

[Technological field of the Invention]

The present invention relates to a semiconductor circuit that is suitable for a static output circuit using a bootstrap circuit.

[Technological Background of the Invention and the Problems]

As for a MOS transistor circuit of a ratio-mode, a circuit type in which an enhancement-mode, an intrinsic-mode whose threshold voltage is around 0 V, or a depression-mode MOS transistor that is usually in an on state is made to be a load transistor and that is driven by an enhancement-mode MOS transistor is taken. As for this, in the case where a drive circuit is in a conducting state, direct-current electricity path from one power supply to the other power supply through a load transistor and a drive transistor occurs, and this occupies a large part of electric power consumption of the ration-mode MOS transistor circuit. Therefore, in a MOS transistor portion that has large conductance and is used for an output circuit or a circuit to drive a large load carrying capacity, a circuit type of a ratioless-mode is used to prevent the electric power consumption from increasing. For that reason, a depression-mode is avoided and an intrinsic-mode transistor is generally used for a load MOS transistor. In this circuit type, as shown in Fig. 1, in order to raise output conductance by a load MOS transistor QId, a higher voltage than power supply voltage VDD is applied to the gate, so that the load MOS transistor QId performs triode operation. That is, this is a circuit type in

which a bootstrap potential is generated by a condenser CB and the transistor QIg, and that is applied to the gate of the load MOS transistor QId in an output side.

The circuit operation of Fig. 1 is shown in Fig. 4. That is, when an input Vin rises from a power supply (ground) Vss to VDD level, an output of the inverter formed of a depression-mode (D-mode) transistor QD and an enhancement-mode (E-mode) transistor QE rises as voltage Va in Fig. 4 (a). On the other hand, the input Vin is supplied through a transistor QEB to a bootstrap node whose voltage is shown as Vc, and when the bootstrap voltage Vc is raised by that, a transistor QIg becomes conductive, and a voltage at a node of Vd is raised by the transistor QIg. In this way, the bootstrap node is risen through a condenser CB for bootstrap, then a load MOS transistor QId of the output circuit is driven by the voltage Vc, and a high level is outputted to an output Vout, as shown in Fig. 4 (c). On the other hand, as for a falling operation of the output, when the input Vin falls to VBB electric potential, the bootstrap node VC becomes Vss electric potential through the transistor QEB, and the load transistor QId of output is in a cutoff state. In addition, the output Va of the inverter by the transistors QD and QE rises, the drive transistor QEd of output comes to be in a conductive state, and the output Vout falls to Vss electric potential.

In the bootstrap output circuit in Fig. 1, the point which determines the rise time is the speed at which the bootstrap node voltage Vc is charged by the input Vin. That is, when Vc is risen a little by the input Vin through the transistor QEB, the transistor QIg becomes conductive, and Vc is risen along with Vd, by the bootstrap operation. During the rising time of Vc, until the Vc becomes "VDD-VTE" (VTE is a threshold voltage of the E-mode MOS transistor QEB), the transistor QEB is conductive, and therefore the input Vin rises Vc through the transistor QEB. The ultimate risen potential of the Vc is the sum of (VDD-Vss) CB/CT (CT is whole electric capacity of the bootstrap node), the first risen potential of Vc by the input Vin and the risen potential until reaching "VDD-VTN" during rising of Vc. As understood by the series of operations described above, when Vc is risen by Vin at higher speed than the speed at which Vd is risen by the transistor QIg, the ultimate risen potential of Vc becomes higher, and the gate voltage of the output load MOS transistor QId becomes higher, which makes high speed rise operation possible. Seen from that point of view, in the conventional circuit, even when Vc is intended to be risen at high speed by the input Vin, since the gate voltage of the transistor QEB is VDD, even when Vin rises to VDD potential. Vc is only risen to the electric potential which is fallen by the threshold voltage VTE of the transistor QEB from that potential. In addition, the gate voltage of the transistor QEB staying VDD electric potential means that the conductance of the transistor QEB gradually decreases, as Vin rises. That is contrary to the fact that Vc needs to be risen at high speed to Vin in order to improve the bootstrap operation. As a result, it is difficult to obtain high speed rising output.

[Object of the Invention]

The present invention is made in view of the circumstances described above, and provides a semiconductor circuit which enables high speed rising potential of a bootstrap node by an input signal, so that a high speed rising output is obtained.

[General Description of the Invention]

In order to achieve the above-described object, the present invention is to rise a gate voltage of a transistor which transmits an input signal to a bootstrap node along with the rise of the input signal so that the above-described transistor performs a triode operation. In this way, threshold voltage fall of the transistor QEB as the conventional example is prevented from occurring, and conductance of the above-described transistor is raised, so that high speed rising potential of a bootstrap node becomes possible.

[Embodiment of the Invention]

An embodiment of the present invention will be described hereinafter, referring to drawings. Fig. 2 shows the present embodiment, and it is an example of the case that corresponds to the one in Fig. 1, so the same symbols are used for the corresponding portions. That is, a drain of an E-mode transistor QEd whose source is connected to a power supply Vss (ground) and a drain of an intrinsic-mode (I-mode) transistor QId whose drain is connected to a power supply VDD are common-connected with an output terminal of Vout, a gate of the transistor QId is common-connected to a gate of the I-mode transistor QIg whose drain is connected to the power supply VDD, and the gate is connected to a source of the transistor QIg through a condenser CB. A source of the transistor QIg is grounded through the drain and the source of the E-mode transistor QEg, and the gate of the transistor QEg is common-connected to a gate of the transistor QEd. An output terminal of an inverter that is formed of a D-mode transistor OD and an E-mode transistor QE is connected to gates of the transistors QEg and QEd, an input terminal of the inverter, that is, a gate of the transistor QE is connected to an input terminal of an input signal Vin, and the input terminal is connected to the gate of the transistor QIg, that is, a bootstrap node, through a drain and a source of the E-mode transistor QEB. A gate of the transistor QEB is connected to a source of an E-mode transistor QEU, and a gate and a drain of the transistor QEU are connected to the power supply VDD. Although a condenser C'B is provided between the gate and the drain of the transistor QEB, the condenser C'B is to rise the gate voltage of the transistor QEB when the input signal Vin rises. Therefore, in the case where the stray capacitance of a gate node of the transistor QEB is smaller than the gate capacitance of QEB, the condenser C'B is not needed, and the gate voltage can be risen enough by the gate capacitance of QEB.

In the circuit in Fig. 2, a voltage of "VDD-VTE" is always applied to the gate of the transistor QEB by the transistor QEU, therefore the transistor QEB is in an inverting state and combined to the input Vin by the condenser C'B or the gate capacitance of the transistor QEB. In this way, the rising voltage of the input Vin is to rise the gate voltage Vb of the transistor QEB by condenser combination. Due to this circuit structure, when the input Vin rises as shown in Fig. 5, the voltage Vb is risen higher than the power supply voltage VDD at the same time, and therefore the bootstrap node voltage Vc is risen at higher speed, compared to the conventional example, by the input Vin. As for an initial risen potential by the input Vin of the bootstrap node, since the transistor QEB performs a triode operation, there is no threshold voltage fall of the transistor QEB, which is seen in the conventional circuit. In addition, decrease in conductance of the transistor QEB caused by decrease in electric potential difference between the source and the gate along with the rise of the input Vin is small. Therefore, rising of Vc by the input Vin becomes faster, and the rise of the output Vout also becomes faster. On the other hand, when the input Vin falls, Vc becomes VSS potential through the transistor QEB, and the transistor QId comes to be in a cutoff state. In addition, an inverter output voltage Va by the transistors QD and QE rises, the transistor QEd becomes conductive, and the output Vout falls.

Fig. 3 is a circuit diagram of the other embodiment of the present invention. The feature of this circuit is that an E-mode transistor QEC is provided between the gate of the transistor QEB and the output terminal of the inverter by the transistors QD and QE, and the power supply VDD is applied to the gate.

In the circuit in Fig. 2, the gate voltage Vb of the transistor QEB is risen greatly by the rise of the input Vin, and ultimately it reaches the sum of the voltage lower by the threshold voltage of the transistor QEU, that is "VDD-VTE", and the risen potential by the input Vin through the gate capacitance of the transistor QEB. And that potential is higher than "VDD+VTE", and QEB is always in a conductive state. Therefore, in the bootstrap node potential Vc, there is a week point that an electric current path that leads to the input Vin through the transistor QEB arises and therefore Vc tends to fall. In Fig. 3, after rising the bootstrap node voltage Vc by the rise of the input Vin, the gate voltage Vb of the transistor QEB is lowered, the electric current path from the bootstrap node to the input Vin is cut off by setting the transistor QEB in a cutoff state, in the rising Vc that starts when the bootstrap operation starts. And in this

way, the bootstrap voltage Vc is heightened, and the effect of the bootstrap operation is improved, so that the output Vout by the transistor QId is speeded up.

In a rise operation in Fig. 3, the inverter output by the transistors QD and QE is in a high voltage level even when the input Vin rises. Therefore, the threshold voltage drop potential "VDD-VTN" of the power supply voltage by the transistor QEC is applied to Vb through a D-mode transistor QD. In addition, the transistor QEB keeps the inverting state. Therefore, due to the gate capacitance of the transistor QEB and the condenser C'B that connects the gate and the drain of the transistor QEB, the rising signal of the input Vin heightens the gate voltage Vb of the transistor QEB, and the bootstrap node Vc is risen at high speed by the rise of the input Vin. And when the transistor QIg becomes conductive and the bootstrap operation starts, the inverter output of the transistors QD and QE fall, and the Vb potential falls by that. When the Vb potential becomes equal to or lower than "VDD+VTN" since Vin that is the drain potential of the transistor QEB is the power supply VDD, the transistor QEU comes to be in a cutoff state, the electric current path which leads from the bootstrap node to the input Vin through the transistor QEB is lost, and the bootstrap node potential Vc is risen enough. In this way, the bootstrap operation is improved, so that the output Vout by the transistor QId is speeded up. Fig. 6 is a voltage waveform chart that shows this operation. In the same way as the invention example shown in Fig. 2, when the stray capacitance of the gate node of the transistor QEB is smaller than the gate capacitance of QEB, C'B is not needed, and the gate of the transistor QEB can be used as a substitute for it.

In the embodiment above, two kinds of transistors, a D-mode transistor and an I-mode transistor, are used as load transistors, but these may be unified so as to make all the load transistors I-mode. Fig. 7 and Fig. 8 are diagrams in which all the load transistors of the circuit in Fig. 2 and Fig. 3 are changed to be I-mode. In addition, drive transistors and load transistors all may be E-mode, and Fig. 9 and Fig.10 show those examples.

As for the fall of an output Vout of the circuit in Fig. 2 and Fig. 3, it is performed when the input Vin falls and the inverter formed of transistors QD and QE inverts to rise the gate voltage Va of a drive transistor QEd so that the transistor QEd becomes conductive. In that time, when the voltage Vc is still in a high potential, the transistor QId is also in a conductive state, and in that period of time, the transistor QId and QEd are ratio-mode circuits. So, wasteful electric current flows from the power supply VDD to Vss through the transistors QId and QEd, and the falling speed of the output Vout decreases. Then, Fig. 11 and Fig. 12 show circuits in which the same

E-mode transistor QEi as the transistors QEd, QEg, QE, QEB, QEU and QEC is provided, so that the bootstrap voltage Vc in Fig. 2 and Fig. 3 falls to Vss potential, with Vc being immediately discharged when the input Vin falls and Va rises. Of course the discharge of the voltage Vc is better to be performed before the voltage Va rises, and so the gate of the transistor QEi may be controlled by the other outside signal V'in. Fig. 13 and Fig. 14 show the example of that.

In order to check the effect of the above-mentioned embodiment, the circuit in Fig. 1 to Fig. 3 is structured and the delay time of the rise of the output with respect to the rise of the input signal is checked. That is, the time from when the input Vin reaches the electric potential of 90 % of the voltage VDD to when the output Vout also reaches the electric potential of 90 % of the voltage VDD is checked. As a result, it is found out that the cases of Fig. 2 and Fig. 3 are not affected much by the size of the transistors QEU and QEC, and the delay time is reduced to be 1/14 to 3/1, compared to Fig. 1.

The present invention is not limited to the above-mentioned embodiment, and various applications are possible. For example, the present invention can be applied not only to an n-channel type transistor circuit but also to a p-channel circuit. In addition, in the case where the circuit of the present invention is made to be an integrated circuit, the condensers CB and C'B may be structured by MOS capacitors. [Effect of the Invention]

According to the present invention described above, since a node to perform a bootstrap operation is made to be risen at high speed, a semiconductor circuit where a high-speed rise output circuit is obtained can be provided.

4. Brief Description of Drawings

Fig. 1 is a conventional semiconductor circuit diagram, Fig. 2 and Fig. 3 are circuit diagrams of the embodiment of the present invention, Fig. 4 to Fig. 6 are wave form charts to show the circuit operation of Fig. 1 to Fig. 3, and Fig. 7 to Fig. 14 are circuit diagrams of the other embodiments of the present invention.

QId, QEd, QIg, QEg, QD, QE, QEB, QEU: MOS transistors CB, C'B: condensers

Applicant Representative: Patent Attorney Takehiko Suzue

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.